① 特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 平3-187169

Int. Cl. 3

識別記号

庁内整理番号

❸公開 平成3年(1991)8月15日

H 01 R 13/64 23/68

L

8425-5E 6901-5E

審査請求 未請求 請求項の数 2 (全6頁)

60発明の名称

ICカードの接続装置

②特 願 平1-325229

恭

**20出 願 平1(1989)12月15日** 

@発明者 鈴 木

. . . . . . . . . . . . .

神奈川県川崎市高津区末長1116番地 株式会社富士通ゼネ

ラル内

**@発明者 高蜂** 

宜 明

神奈川県川崎市高津区末長1116番地 株式会社富士通ゼネ

ラル内

@発明者 柿本

浩 二

神奈川県川崎市高津区末長1116番地 株式会社富士通ゼネ

ラル内

⑪出 願 人

株式会社富士通ゼネラ

神奈川県川崎市高津区末長1116番地

ソレ

四代 理 人 弁理士 大原 拓也

最終頁に続く

明 朝 睿

1. 発明の名称

1Cカードの接続装置

## 2. 特許請求の範囲

(1)1Cカードにデータを寄き込み、あるいは前記1Cカードのデータを読み出す装置本体側には前記1Cカードとの間における電源系および信号系等のラインを接続可能とする複数の端子が備えられ、前記1Cカード側には前記端子と接続する複数の端子が備えられている1Cカードの接続装置において、

前記装置本体側には前記ICカードの抜き港しを検出する破型リードの検出用端子と、該検出用端子からの信号により前記電源系および信号系等のラインを制御する制御回路とを設け、前記ICカード側には前記検出用端子と接続可能な端子と該端子を介して当該ICカードの抜き乗し検出信号を出力する出力回路とを設けたことを特徴とするICカードの接続装置。

(2)前記1Cカードの。出力回路はプルダウン抵抗により"し"レベル信号を出力する請求項(1)記録

のICカードの接続装置。

#### 3. 発明の詳細な説明

## [産業上の利用分野]

この発明はパーソナルコンピュータ等に用いられる1Cカードの接続装置に係り、更に詳しくはICカードの抜き差しに際し、メモリ素子の鉄動作やデータ破壊等を防止するICカードの接続装置に関するものである。

#### [従来例]

近年、LSI技術の進歩により、磁気カードに代わるICカードが提案されている。このICカードとしてはCPUを内様したものと、メモリ猴子だけを内機したメモリ・カードとがある。

このようなカードを用いるパーソナルコンピュータ等には、例えば第4回および第5回に示す1Cカードの接触装置が備えられている。

この関において、メモリ・カード 1 が抜き差し される装置 2 の本体側には、複数の箱子 3 1, 3 1, 3 1, ..., 3 nを有するコネクタ4 が個えられており、 そのメモリ・カード 1 にはそれら複数の箱子 3 1, 3.,3.,…,3nと接続可能な複数の端子5.,5.,5.,5.,5.,.5.,5.,5.,が備えられている。なお、電源系ラインの端子3.,3.のリードは他の信号(制御系も含む)系の端子3.,…,3nより長くなっており、また国に示すように、それら電源系ラインの端子3.,3.,5.,5.,0リードは他の信号系ラインの端子3.,…,3n,5.,…,5nより長くなっており、メモリ・カード1の差し込みに際し、出源系ラインが検視され、その後に信号系等のラインが接続され、またそのメモリ・カード1を抜くに際し、それら電源系のラインが最後に断されるようになっている。

また、ICカードの接続装置としては電源系ラインのアース端子を経長リードとしたものがあり、 メモリ・カード1を惹し込むに際してそのアース を被初に接続し、そのメモリ・カードを抜くに際 してそのアースを経後に断状爆とし、メモリ・カ ード1の保護がよりよく行なえるようにしている。

[発明が解決しようとする問題点]

信号により上記略数系および信号系等のラインを 制御する制御回路とを設け、上記ICカード側には 上記検出用場子と接続可能な端子と譲増子を介し て当該ICカードの抜き差し検出信号を出力する出 力回路とを設けたことを要旨とする。

#### [作 用]

上記標成としたので、メモリ・カードの抜き発しに際し、装置本体側の最短リードの検出用端子とメモリ・カードの端子とが接続されるとき、またそれら端子が断状感にされるときには、世部がメモリ・カードに供給されなくなっている。したがって、世額系ラインの接、断時、つまり装置本体の接、断時には世部がメモリ・カードに供給されないため、上記メモリ・カードの抜き発しに際し、メモリ州子の鉄鎖等が防止される。

#### [実 施 例]

以下、この発明の実施例を第1周乃単第3回に

しかしながら、上記ICカードの接続装置においては、メモリ・カード1の抜き差しが電源 QNのまま行われることから、つまり電源系ラインの接、 断時においてはその抜き差し操作によってメモリ 素子の説動作やデータ破壊等が生じることもある。

この発明は上記問題点に触みなされたもので、 その目的はメモリ・カードの抜き差しに際し、そ のメモリ・カードのメモリ素子の誤動作やデータ 破壊等を確実に防止することができるようにした ICカードの接続装置を提供することにある。

#### [問題点を解決するための手段]

上記目的を連成するために、この発明は、ICカードにデータを書き込み、あるいは上記ICカードのデータを認み出す装置本体側には上記ICカードとの間における電源系および信号系等のラインを接続可能とする複数の菓子が備えられ、上記ICカード側には上記菓子と接続する複数の菓子が備えられているICカードの接続装置において、上記まななが、上記ICカードの接続装置において、上記するを選りードの検出用菓子と、該検出用菓子からの

基づいて説明する。なお、図中、第4図と同一部分および相当部分には同一符号を付し重複説明す

第1 図乃光第3 図において、装置2 の本体側には、他の何れの端子より最短リードの検出用端子6,7 からの俑号により電源系や俑号系等の内部ラインを制御する制御回路とが備えられており、メモリ・カード1 側には、端子5,,5,,…,5 nの他に上記検出用編子6.7と接続可能な端子8,9 が設けられている。なお、既にあるメモリ・カードにはブルアップ抵抗あるいはブルダウン抵抗を備えたものがあるため、そのブルダウン抵抗を備えたメモリ・カードを用いればよい。

また、第3 図に示されているように、上配装置 2 の制御団幣には、検出用類子6・7 を介した校 出信号の論理和を出力する 2 O R (オア) 団路10と、 この 2 O R 同路10の入力備子に設けたブルアップ 抵抗11a,11bと、電源系や信号系の内部ラインを 被、桁状態にする接・新回路12とが備えられてい る・接・断回路12には、上記20比回路10からの保存により、ON,OFFするpnp型トラジスタ12aと、このONにより上記電源と端子3.2との間を接続状態とするnpn型トランジスタ12bと、ツェナーダイオード(例えば5.5V)12cとによる構成の回路と、保み系のラインを接続し、運断するスリーステートバッファ回路12dおよびバッファ回路12cとが備えられている。なお、端子3.はアースに接続されており、メモリ・カード1からの信号を入力するバッファ回路12cはラインを断制領する必要がない。また、回示しないが、上記メモリ・カード1および装置2本体側には、その他種々記憶回路(メモリ満子)や制御回路(CPU)等が備えられている。

次に上記録成の1Cカードの接続製資の動作を 説明する。

まず、装置 2 にメモリ・カード 1 を差し込むと、 最初に併号系ラインの端子 3 , , 3 , , … , 3 n と端子 5 , , 5 , , … , 5 n とが接続される。このとき、検川 用端子 6 , 7 と端子 8 , 9 との間が断状態であるこ

…,5 n,8,9とが接続され、つまり検出用端子6,7と端子8,9との間も接続されるため、2 O R 阿路10の入力が"L"レベルになり、その出力は"L"レベルとなる。これにより、npn型トランジスタ12bがONとなりなり、メモリ・カード1には電源が供給される。また、スリーステートバッファ回路12dのフローティング状態が解除されるため、装置2本体例とメモリ・カード1との間では何号授受が可能になる。

このように、メモリ・カード1を乗し込むに際し、そのメモリ・カード1が中途半端であるとき、つまり電源系ラインの端子3.と端子5.とが接続するときには耐源がメモリ・カード1に供給されず、 放虹リードの検出用端子6.7と端子8.9との間が接続されたとき、 つまりメモリ・カード1が確実に差し込まれたときに電源がメモリ・カード1に供給されるので、メモリ素子の収動作やデータ破壊が生じることもない。

一方、装置2本体側からメモリ・カード1を抜

とから、2 O R 同路10の入力はプルアップ抵抗11。 12により"H"レベルになり、その出力は"H"レベルとされる。すると、スリーステートバッファ回路12cの出力が高インピーダンスにされるため、信号ラインは選斯状態ということになる。また、npn型トランジスタ12aが0Nにされるため、偏子3,には地源が印加されず、メモリ・カード1にはその電源が供給されることがない。

さらに、上記メモリ・カード1の差し込み動作が続けられると、世際系ラインの編子3...3。と端子5...5。とが接続されるが、検出用編子6...7と端子8...9との間がまだ断状態である。そのため、上記したように、スリーステートバッファ同路12dの出力が高インピーダンスのままであり、またnpn型トランジスタ12aがONのままであるため、メモリ・カード1にはその電源が供給されない。

さらに、上記メモリ・カード1の差し込み動作が続けられ、例えばそのメモリ・カード1がコネクタ4に確実に装填されると、全ての箱子3,,3,,3,,3,,…,3n,6,7と菓子5,,5,,5,,5,,5,

く場合には、最初に検出用端子 6 , 7 と端子 8 , 9 との間が所状態にされる。すると、2 O R 関略 10 の入力はブルアップ抵抗 11 a , 11 b により "H "レベルになるため、その出力は "H "レベルにされる。すると、スリーステートバッファ 関略 1 2 d の出力が高インピーダンスにされ、npn型トランジスタ 12 b が ON 状態となるため、メモリ・カード 1 には 電気が供給されなくなり、そのメモリ・カード 1 は不動作状態にされる。

このように、触滅系ラインの嫡子31,31と嫡子51,51との間が断状像になる前に、メモリ・カード1には健誠が供給されなくなり、またデータ、アドレスや制御等の信号系ラインが断状態になるため、上記同様に、メモリ楽子の鉄動作やデータの破壊が生じることもない。

#### [発明の効果]


以上説明したように、この発明のICカードの接続装置によれば、システム装置側には、メモリーカードの抜き差しを検出する最短リードの検出用 菓子と、この検出用菓子からの信号によりメモリ・ カードに対する電源の供給、遮断および個子の入力、遮断を制御する制御制料とを設け、メモリ・カードには、上記検出用鑑子と接続可能な端子と、この帽子を介して上記抜き差し検出用個号を出力する出力同路とを設けたので、メモリ・カードの抜き発しに際し、電源系ラインの様、断状態のとき、信号系ラインの様、断状態のときには電源がメモリ・カードに供給されないことから、メモリ楽子の誤動作や破壊を助止することができる。

## 4. 関前の簡単な説明


第1回および頭2回はこの発明の一実施例を示すICカードの接続装置の概略的部分ブロック回および傾而図。第3回は上記ICカードの接続装置の制御回路の概略的ブロック回、第4回および第5回は従来のICカードの接続装置の概略的部分ブロック図および側面図である。


図中、1はメモリ・カード、2は装置、3<sub>1</sub>,3<sub>1</sub>, 3<sub>1</sub>,3<sub>4</sub>,…,3<sub>1</sub>,6,7は増子(装置2本体偶)、4 はコネクタ、5<sub>1</sub>,5<sub>1</sub>,5<sub>1</sub>,5<sub>1</sub>,…,5<sub>1</sub>,8,9は増 子 (メモリ・カード 1 側の)、10は.2 〇R(オア) 国 路、11a,11bはプルアップ抵抗、12は接・断闭路、 12a,12b はnpn型トランジスタ、12c はツェナー ダイオード、12d はスリーステートバッファIB路。 12e はバッファ回路である。


特許出顧人 株式会社 省士通ゼネラル 代理人 弁理士 大 原 拓 也




第 2 図









# 特開平3-187169 (6)

第1頁の続き								
個発	明	者	斎	藤	Œ	明	神奈川県川崎市高津区末長1116番地	株式会社富士通ゼネ
							ラル内	
⑦発	明	者	岩	野		徹	神奈川県川崎市高津区末長1116番地	株式会社富士通ゼネ
							ラル内	